(54) MOS TYPE SEMICONDUCTOR

(43) 8.4.1991

GRATED CIRCUIT

(21) Appl. No. 64-219427 (22) 25.8.1989


(71) NEC CORP (72) TADAHIKO HORIUCHI

(51) Int. Cl5. H01L27/088,H01L27/04

PURPOSE: To restrain the power consumption of a semiconductor integrated circuit of this design when it is on standby and to enhance it in operating speed when it is in an active state so as to enable it to be operable at a high speed and low in power consumption as a whole by a method wherein a reverse bias voltage of a board or a well is changed according to that an inner circuit

is in a standby state or in an active state.

CONSTITUTION: When an inner circuit 2 is in an active state or a chip selected terminal 5 is in an enabling state, a bias voltage of 0V is given to a substrate by a substrate bias voltage generating circuit 3. Therefore, a drain current is made to increase and the N-channel transistor of the inner circuit 2 can be made high in operating speed. When the inner circuit 2 is in a standby state or the chip select terminal 5 is in a disabled state, a substrate bias voltage of -3V is given to the substrate by the substrate bias voltage generating circuit 3. Therefore, the sub-threshold current of the inner circuit 2 can be made 10-12A or below. Therefore, a semiconductor integrated circuit of this design can be made small enough in power consumption.



A: drain current. B: drain voltage. C: substrate bias

B (v)

(54) MOS TYPE SEMICONDUCTOR INTEGRATED CIRCUIT

(11) 3-82152 (A)

(43) 8.4.1991

(19) JP

(21) Appl. No. 64-219428 (22) 25.8.1989


(71) NEC CORP (72) TADAHIKO HORIUCHI

(51) Int. Cl5. H01L27/092, H01L27/108

PURPOSE: To enable two or more circuits whose gate oxide films are different from each other in thickness to be adequate in threshold voltage by a method wherein a reverse bias voltage applied between the source and the substrate or the source and the well of a second MOS transistor is made larger than

that applied between those of a first MOS transistor.

CONSTITUTION: First P-channel MOS transistors 1a and 1b and first P channel MOS transistor 2a and 2b, which constitute an input-output circuit 5, are so set as to be provided with a gate oxide film, for instance, 15nm in thickness respectively, and a power source voltage of 5V is applied to them so as to keep them conformable to each other in level of input or output. Second Pchannel MOS transistors 6a and 6b and second N-channel MOS transistors 7a and 7b, which constitute an inner circuit 10, are provided with a gate oxide film which is set to, for instance, 10nm in thickness respectively, and a power source voltage of 2.2V is applied to them so as to protect the gate oxide films against damage due to micronization. Therefore, the threshold voltage of a MOS transistor can be set to an adequate value through a bias voltage.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 3-82153 (A)

(43) 8.4.1991 (19) JP

(21) Appl. No. 64-218849 (22) 25.8.1989


(71) SONY CORP (72) HIDEAKI KURODA(1)

(51) Int. Cl⁵. H01L27/092, H01L21/3205

PURPOSE: To prevent the polycrystalline silicon film of a polycide film from decreasing in contact property due to the segregation of impurity even if the polycrystalline silicon is subjected to a thermal treatment of high temperature by a method wherein the polycrystalline silicon film is connected to an N-type diffusion region but not to a P-type diffusion region, and the polycide film

is connected to the P-type diffusion region.

CONSTITUTION: A polycrystalline silicon film 9 is formed through a CVD method, and then N-type impurity such as phosphorus or arsenic is implanted into the polycrystalline silicon film 9, whereby the polycrystalline silicon film 9 is made conductive. Then, a high melting point metal silicide film such as a tungsten silicide film 11 is formed. The silicide film 11 is connected to a P+-type diffusion region 5 through a contact hole 8. Then, a polycide film 12 composed of the silicide film 11 and the polycrystalline silicon film 9 is selectively etched to form a polycide wiring film 12. The polycide wiring film 12 is connected to a P+-type diffusion region 4 through the lower polycrystalline silicon film 9 and connected to a P+-type diffusion region 5 through the upper silicide film 11.



®日本国特許庁(JP)

(1) 特許出額公開

® 公開特許公報(A)

平3-82152

@Int. Cl. *

織別記号

庁内整理番号

個公開 平成3年(1991)4月8日

H 01 L

H 01 L 7735-5F

27/08 27/10

審査請求 未請求 請求項の数 4 (全5頁)

図発明の名称

MOS型半導体集積回路

②特 顧 平1-219428

移出 類 平1(1989)8月25日

堀 内 忠彦 @発明者

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

日本電気株式会社 東京都港区芝5丁目7番1号 切出 願 人

個代 理 人 弁理士 藤巻 正憲

1. 発明の名称

MOS型半導体集積回路

2. 特許請求の範囲

(1) 第1の電源電圧で動作する第1のMOS トランジスタと、前記第1の電源電圧よりも小さ な第2の電影電圧で動作し前記第1のMOSトラ ンジスタよりもゲート酸化鉄が薄い第2のMOS トラングスタとを、シリコン単結晶基板上に復積 化してなるMOS型半導体集積回路において、前 配第2のMOSトラングスタは、前記第1のMO Sトランジスタよりも大きなソース・基板間逆パ イアス電圧が印加されたものであることを特徴と するMOS型半導体築積回路。

(2) 第1の電源電圧で動作する第1のMOS トランジスタと、前紀第1の電源電圧よりも小さ な第2の電源電圧で動作し前記第1のMOSトラ ングスタよりもゲート酸化膜が輝い第2のMOS トラングスタとを、シリコン単結晶基板上に塩積 化してなるMOS型半導体集積回路において、前

起第2のMOSトランジスタは、前配第1のMO Sトランジスタよりも大きなソース・ウェル間逆 パイアス配圧が印加されたものであることを特徴 とするMOS型半旗体集務回路。

(3) 前記第1のMOSトランジスタは、入出 力回路を構成するものであることを特徴とする語 水項1又は2に記載のMOS型半導体集積回路。

(4) 前記第2のMOSトラングスタは、メモ リセルを構成するものであることを特徴とする跡 求項1又は2に記載のMOS型半導体集積回路。 3. 発明の詳細な説明

[産業上の利用分野]

本免明は、MOS型半導体集積回路に関し、特 に内部回路が入出力回路に比べて低い電源電圧で 動作するMOS型半導体集積回路に関する。

[従来の技術]

近年、MOS型半等体集積回路の高性能化は、 MOSトランジスタの素子寸法をほぼ比例絡小す ることにより行われてきた。即ち、MOSトラン ジスタのゲート長を 1 / k (k>1) 倍すると共 に、ゲート酸化膜厚を1/k倍、基板濃度をk倍することによって、より微細なMOSトランジスタが得られる。これまでは、MOSトランジスタを数細化しても、入出力レベルの整合性を保つため、使用する電源電圧は5V動作のままであった。

[発明が解決しようとする霹靂]

しかしながら、上述した従来のMOS型半導体

O S 型半導体集積回路において、前記第2のMO Sトランツスタは、第1のMOSトランツスタよ りも大きなソース・基板間又はソース・ウェル間 逆パイアス電圧が印加されたものであることを特 徴とする。

なお、前記第1のMOSトランクスタとしては、例えば入出力回路等が挙げられ、前記第2のMOSトラングスタは、例えばメモリセル等が挙げられる。

[作用]

本発明によれば、第1のMOSトランジスタよりもゲート酸化族が薄い第2のMOSトランジスタスタには、第1のMOSトランジスタよりも小さなソース・あま板間又はソース・ウェル間逆パイアス 健圧が印加されているので、そのパイアス ほ圧が によってMOSトランジスタ 関値電圧を適正な値に設定することができる。このため、ゲート酸 化験厚の異なる第1及び第2のMOSトランジスタの関値をその基板機度を変えることなしにほぼ 一の値に設定することができる。したがって

集級回路では、製造工程が増加するという問題点がある。即ち、入出力固路と内部回路とでは、MOSトランジスタのゲート酸化膜厚が異なるので、同者の関値電圧をほぼ同じにするためには、基板値度を異ならせる必要がある。このためには、例えばフォトリングラフィーとイオン注入工程とを1つ余計に行う必要がある。これは製造原価の増大につながる。

本発明はかかる問題点に鑑みてなされたものであって、製造工程を何ら増すことなしに、ゲート酸化既厚の異なる複数の回路の酶値電圧を適正化することが可能なMOS型半導体集積回路を提供することを目的とする。

[課題を解決するための手段]

本発明に係るMOS型半導体集積回路は、第1の電源電圧で動作する第1のMOSトランジスタと、前記第1の電源電圧よりも小さな第2の電源電圧で動作し前記第1のMOSトランジスタよりもゲート酸化膜が薄い第2のMOSトランジスタとを、シリコン単結晶基板上に集積化してなるM

純物拡散のためのフォトリングラフィ工程及びイ オン住入工程等を追加する必要がなく、製造原仮 の低減を図ることができる。

[実施例]

以下、添付の図面を参照しながら本発明の実施例について説明する。

第1図は本発明の第1の実施例に係るMOS型 半導体集積回路の回路器である。

第1のPチャネルMOSトランジスタ1a, 1bと第1のNチャネルMOSトランジスタ2a, 2bとを相補対接続してなるCMOSインパータ回路3a, 3bは、縦続接続されて入出力回路5を構成している。また、第2のPチャネルMOSトランジスタ6a, 8bと第2のNチャネルMOSトランジスタ7a, 7bとを相補対接続してなるCMOSインパータ回路8a, 8bは、縦続接続されて内部回路10を構成している。

入出力回路5を構成する第1のPチャネルMO Sトランジスタ1a, 1b及び第1のNチャネル MOSトランジスタ2a, 2bは、そのゲート酸

特開平3-82152(3)

化膜厚が例えば15mmに設定されており、入出力レベルの整合性を保っため、例えば5Vの電源電圧が印加されたものとなっている。また、内部回路10を構成する第2のPテャネルMOSトランジスタ6a、8b及び第2のNチャネルMOSトランジスタ7a。7bは、そのゲート酸化膜の破壊を防止するため、例えば2.2Vの電源電圧が印加されたものとなっている。

具体的には、第1のPチャネルMOSトランジスタ1a,1bのソースは、例えば5Vの第1の高位側電源端子11に接続され、第1のNチャネルMOSトランジスタ2a,2bのソースは、例えば0Vの第1の低位側電源端子12に接続され、第2のPチャネルMOSトランジスタ6a,6bのソースは、2.5~5.0Vの範囲にある例えば3.8Vの第2の高位側電源端子13に接続され、第2のNチャネルMOSトランジスタ7a,7bのソースは、0~2.5Vの範囲にある例えば1.4Vの第2の低位側電源端子14に接続さ

も 2 . 2 V で あ る。 よって、 1 0 mmのゲート 酸化 膜でも十分にTDDB等の信頼性を確保すること ができる。

ところで、いま、第1のNチャネルMOSトランスタ2a,2bの基板機度は、基板パイアスOVで関値電圧が0.55Vになる度のままでがした。この基板機度のように最適でがた。の基板機度のある10amに砂ぐと、関値電圧が0.35Vに下がりすぎてしまいでしまいたが、MOS給煙の回路により、大変を選び、サースを役の回路により、アランジスタイにはが、ソース電位に対しー1.4Vの基板パイアスがいた。ので、関値電圧は0.75Vとなり、動作上全く関節がないできる。

PチャネルMOSトランジスタ1, 8について も全く同様のことがいえる。

即ち、本実施例の回路によれば、ゲート酸化胶

れている。これにより、入出力回路5は5V、内 都回路10は2、2Vで動作をする。

また、第1のPチャネルMOSトランジスタ1
a. 1b及び第1のNチャネルMOSトランジスタクスタク2a. 2bの各サブストレート(Nウェル及びPウェル)は、夫々ソースと同じ第1の高位側電線子11及び第1の低位側電線路子12に接続されている。これに対し、第2のPチャネルMOSトランジスタ6a. 6b及び第2のNチャネルルト(Nウェル及びPウェル)は、夫々ソースとは異なる第1の高位側電源端子11及び第1の伝位側電源端子11及び第1の伝位側電源端子12に接続されている。この接続によりなる第1の高位側電源端子11及び第1のにはよられている。

以上のように構成されたMOS型半導体集款回路では、内部回路10は、電源電圧2.2Vで動作をするので、MOSトランジスタ8a,8b,7a,7bのゲート酸化鉄にかかる電圧は最大で

が異なる2種類のMOSトランジスタ1,2及び 6,7を使用しているのにも拘らず、関値電圧制 館の不純物導入工程を増やすことなしに、関値電 圧を最適化することができる。

第2図は本発明をダイナミックRAMに適用した第2の実施例の回路図である。

例えば5Vの第1の高位側電源端子21と0Vの第1の低位側電源端子22との間には、 PチャネルMOSトランジスタ238とが相補対接続され、 A 出力回路25を構成している。 また、 例えば丘側電源端子28と前記部1の区とりの第2の高位側電源端子28と前記部1の区とトランジスタ23 b とが相補対接続されて内部の場合のスタンジスタ278とが相補対接続されて内部の場合のスタンジスタ278とが相補対接続されて内部の場合のといる。 また、 第1の低位側電源端子28を構成している。 また、 第1の低位側電源端子22には、 メモリセル28を構成するキャベンタ30の他端は、 メモリセル28のトランスファゲートを構成する第2のNチャネルMOSトランジートを構成する第2のNチャネルMOSトランジ

スタ27bを介してピット線31に接続されてい . 2Vの低低圧動作に対応している。 る。また、第2のNチャネルMOSトランジスタ 27bのゲートはワード線32に接続されている。

一方、第1の低位側理線端子22は、基板パイ アス発生プロック33の入力端に接続されている。 この基板パイアス発生プロック33は、0Vの電 版電圧を入力して、例えば - 1.8 Vの筋板パイ アス電圧を発生する。この甚板パイアス電圧は、 第2のNチャネルMOSトランジスタ27m, 2 7 bの基板電位として与えられている。

高集積化が要求されるこの種のメモリでは、メ モリセル29及び内部回路28を構成する第2の NチャネルMOSトランジスタ27a,27bと して、例えばゲート酸化族厚が7mmのMOSトラ ンジスタが使用されており、 0 . 4μmの設計ル ールに対応している。一方、PチャネルMOSト ランジスタ23a,23bと、入出力回路25の 類1のNチャネルMOSトランジスタ24とには、 15m厚のゲート酸化腺が使用されている。つま り、メモリセル29のトランスファーゲートのみ

工程の増加を伴うトランジスタ毎の基板協定の最 遊化を行う必要が無い。このため、製造原価の低 旅とトランジスタの関値電圧の最適化とを同時に 図ることができるという効果を奏する。

4. 図面の簡単な説明

第1図は本発明の第1の実施例に係るMOS型 半導体集積回路の要部を示す回路図、第2回は本 発明の第2の実施例に係るダイナミックRAMの 要部を示す回路図である。

11 a, 1 b;第1のPチャネルMOSトラング スタ、2a,2b,24;第1のNチャネルMO S ト ラン グ ス タ 、 3 a 、 3 b 、 8 a 、 8 b ; C M OSインパーク回路、5, 25;入出力回路、6 a、 8 b ; 第2のPチャネルMOSトランジスタ、 7a, 7b, 27a, 27b;第2のNチャネル MOSトランジスタ、10,28;内部回路、1 1. 21;第1の高位側電源鎖子、12,22; 第1の低位倒電源端子、13,28;第2の高位 俄電源粒子、14:第2の低位側電源端子、23 a, 23b; P++**MOS+************ 2

ここで、第1のNチ+ネルMOSトランジスタ 2 4 と 第 2 の N チャ ネル M O S トラングスタ 2 7 a, 27bとは、夫々ゲート酸化終厚が15mmと 7 nmというように異なったものであるが、第2の N + + * p M O S + 5 y y x 9 2 7 8, 2 7 b o 基板パイプスとして-1. BVが印加されている ので、関値電圧は両者とも0.8Vに制御されて いる。この場合、不純物導入工程を付加する必要 はない。このことは、製造原価の低減を強く要求 されるダイナミックRAMにとって本発明が極め て効果的であることを示している。

[発明の効果]


以上述べたように、本発明はゲート酸化膜厚が 異なる複数のMOSトランジスタが集積されたM OS半導体準積回路において、ゲート酸化膜厚が 醇い方のMOSトランジスタの基板パイアス電圧 又はウェルパイアス電圧を適正な値に制御するこ とにより、各トランジスタの関値を適正な値に設 定するようにしたから、脳値調整のために、製造

8; メモリセル、30; キャパシタ、31; ビッ ト線、32;ワード線、33;基板パイアス発生 ブロック

出顺人 日本電気株式会社 代理人 弁理士 藤巻正憲


特開平3-82152(5)

1a,1b;第1のPチャネルMOSトランジスタ 2a,2b;第1のNチャネルMOSトランジスタ 3a,3b,8a.8b; CMOSインパータ回路 5;入出力回路 6a,6b;第2のPチャネルMOSトランジスタ 7a,7b;第2のNチャネルMOSトランジスタ 10;内部回路 11:第1の私位側電源城チ 12;第1の低位側電源域チ 13:第2の高位側電源域チ 13:第2の高位側電源域チ



第 1 図

21;第1の高位側電泳場子 22;第1の位位側電泳場子 23a,23b; PチャネルMOSトランジスタ 24;第1のNチャネルMOSトランジスタ 25; 第2の高位側電泳鳴子 27a,27b;第2のNチャネルLMOSトランジスタ 28; 内部回路 30; キャパシタ 31; ピット録 32; ワード練 33; 基板パイアス冬生プロック



第 2 図